cmos集成电路设计基础孙肖子PDF完整版|百度网盘下载

编辑点评：孙小子PDF

CMOS集成电路设计基础知识（第二版），介绍了CMOS集成电路的基本知识和设计方法。 《CMOS集成电路设计基础》共9章。如果您想了解更多，请下载学习。

简介

CMOS集成电路设计基础（第二版）：普通高等教育“十一五”国家规划系列教材。 《CMOS集成电路设计基础（第二版）》从一个电子系统设计人员的角度介绍了CMOS集成电路的基本知识和设计方法。

《CMOS集成电路设计基础》共9章。主要内容有：第一章概述；第2章介绍了CMOS集成电路制造工艺基础和版图设计规则；第三章介绍了CMOS集成电路技术的基础知识。组件;第四章介绍了CMOS数字集成电路设计的基础知识；

第5章介绍CMOS数字集成电路的系统设计；第6章介绍了模拟集成电路设计的基础；第7章介绍VHDL、Verilog HDL及其应用；第8章介绍了数字集成电路的测试和可测试性设计；第九章介绍常用的集成电路设计软件和实验。

《CMOS集成电路设计基础（第二版）》可供电子信息工程、通信工程、电气信息工程及其自动化、计算机技术、测控技术与仪器、电子科学与技术、集成电路设计。 、研究生教材和教学参考书，也可供从事电子系统设计和集成电路设计的工程技术人员参考。

相关内容部分预览

CMOS模拟集成电路版图设计课程

课程名称：CMOS 模拟集成电路的版图设计

课程介绍：本课程主要讲解CMOS模拟集成电路版图设计的全过程。由具有多年实战经验和流片经验的一线工程师和医生编写和记录。

讲师简介：陈博士，副教授，从事高性能模拟/混合信号集成电路设计（可编程增益放大器、自动增益控制环路、高性能模数/数字-模拟转换器等，低功耗，高精度，低噪声传感器接口和信号处理电路设计，高可靠性加固标准单元库设计）

他在该领域拥有多年经验，具有扎实的理论基础和实践经验。发表论文 49 篇，著作和译着 8 部。

CMOS模拟集成电路基础知识

1.1 标准CMOS工艺流程：以标准单层多晶硅两层金属CMOS器件为例

1、初步清洗2.预氧化（热氧化、应力降低）

3、氮化硅的沉积（LPCVD，离子注入掩膜，有助于在后续工艺中定义P阱区）

4、 P阱形成（光刻） 5. 蚀刻氮化硅

6、P阱离子注入 7、P阱退火和氧化层形成（后续N阱注入的掩膜）

8、去除氮化硅（热磷酸湿法刻蚀） 9. N阱离子注入 10. N阱退火

11.二氧化硅的去除 12. 预氧化（减少应力）

13.氮化硅沉积（LPCVD，定义器件隔离区）

14、元件隔离区掩膜形成 15. 蚀刻氮化硅（去除光刻胶）

16、元件隔离区的氧化（蚀刻氮化硅形成场氧隔离的区域）

17.去除氮化硅

18.用氢氟酸去除电极区的氧化层（去除氮化硅后，仍有预氧化形成的热氧化层，将其去除以重新生长出质量更好的二氧化硅膜，作为栅极氧化物）

19.栅极氧化层的形成（热氧化） 20. 多晶硅栅极的沉积

21、多晶硅栅掩模的形成 22. 蚀刻多晶硅栅（去除）

23.热氧化（晶圆表面形成热氧化层）

24. NMOS源漏的形成（光刻、离子注入、剥离）

25、 PMOS源漏的形成

26、未掺杂氧化物沉积（PECVD，保护原始表面免受后续工艺的影响）

27、 CMOS源漏的激活与扩散（退火）

28、沉积一层含磷和硼的氧化物层（硼硅玻璃熔点低，800摄氏度时可软化流动，可用于初级表面平整化）

29。接触孔的形成（光刻、蚀刻）

30。溅射M1（含钛/氮化钛/铝/氮化钛的多层金属膜）

31、定义第一层金属的图案（光刻、蚀刻线结构）

32.二氧化硅沉积（PECVD，保护层）

33.在晶圆表面涂上二氧化硅（旋涂液二氧化硅（SOG，spin on glass）使其平整）

34、 SOG干燥（液态二氧化硅溶解在溶剂中，需要将溶剂蒸干）

35、沉积介电层36、形成M2接触孔(Via)

37. M2 形成 38. 保护性氧化物沉积 (PECVD) 39. 氮化硅沉积 (PECVD)

40。 PAD的形成（焊盘区域[pad]通过光刻蚀刻作为后续集成电路封装工艺中连接键合线的接触孔）

41、对组件进行退火（以优化设备的金属电接触和可靠性）

1.2 CMOS模拟集成电路设计

特点：所有有源和无源器件都制作在同一个基板上，而且尺寸小到不能再使用电路板进行设计验证。

1.1 CMOS模拟集成电路设计的一般流程

1.3 MOS管理理论基础

1.3.1 MOS晶体管的基本结构和I/V特性

1.2MOS管器件参数

1、 【公式】——栅极电压不足以产生反型层，MOS管沟道没有电流——截止区

[公式]

2、 [公式]——PMOS管在衬底表面产生反型层并具有沟道电流，且电流随着[公式]——线性区的增大而增大

[公式]

3、 【公式】——导电沟道被夹断，电流保持不变——饱和区。在短沟道条件下，夹断部分占总沟道长度的比例比较大，此时的影响不容忽视，所以NMOS存在饱和区电流随着沟道长度的增加而增加的情况【公式】，即通道长度调制效应。

[公式]

4、击穿区NMOS漏极与衬底的PN结被击穿，因为【公式】太高，【公式】急剧上升

1.3 各区域的I/V关系

1.3.2 MOS管的二阶效应

1、身体效果

一般分析认为MOS管的衬底是接源极的，所以有【公式】，但很多情况下衬底是最高点（PMOS）或最低点（ NMOS）的潜力。

此时，MOS管的阈值电压会随着其源极与衬底之间的电位差而变化——体效应（背栅效应）。原因：阈值电压的大小与耗尽层的电荷有关。耗尽层的电荷越多，MOS就越难开通，阈值电压的绝对值就越高。

考虑体效应后，阈值电压[公式]

2、槽长的调制效果

[公式]

*一般来说，通道越长，λ越小

1.4 沟道长度调制效应引起的饱和区有限斜率

3、亚阈值电导率特性

【公式】，“弱”反型层依然存在，有一定的源漏电流。即使在[公式]处，源漏电流也不是无限小，而是与[公式]有一定的指数关系。这种现象称为“亚阈值传导”。

[公式] [公式]：热电压

1.3.3 短通道效应

1、垂直电场引起的迁移率下降

在强垂直电场的作用下，载流子更靠近界面，基板表面散射增加，导致迁移率下降。

【公式】（在源漏电压低时描述【公式】）

2、水平电场引起的速度饱和

源漏电压引起的载流子速度[公式]与水平电场[公式]的关系：

【公式】【公式】：载流子饱和速度当载流子为电子时，v=2；当载体为孔时，v=1； [公式] 。

3、热载体效应

可能的危害：1）源极和衬垫之间的PN结正向偏置2）栅氧化层击穿

4、阈值电压变化

[公式]随着L的减小而减小，随着W的减小而增大，随着[公式]的增大而减小

1.4 CMOS器件模型

包括大信号模型、小信号模型、计算机仿真模型

1.4.1 MOS管大信号模型

直流状态，稳态

1.5MOS管大信号型号

1.4.2 MOS管小信号模型

有一定频率的交流信号。小信号模型可以通过在直流偏置点产生一个小增量并通过计算它在其他偏置参数中引起的增量来构建。

1.6 基本 MOSFET 小信号模型

由于沟道长度调制效应，【公式】会随着源漏电压的变化（饱和度变化）而变化，所以引入一个等效阻抗【公式】来模拟，【公式】决定了MOS管的放大倍数获得。

[公式]

1.7 使用电阻模拟沟道长度调制效应的MOS晶体管小信号模型

由于体效应，衬底电位会直接影响阈值电压，因此会对栅源过驱动电压（饱和电压）产生一定的影响。

1.8 考虑体效应的MOS晶体管小信号模型

以上型号适用于低工作频率。当频率增加时，要考虑MOS管各极间电容的影响。 MOS管在高频时完整的小信号模型如下图所示

1.9 MOS管高频小信号完整模型

*频率特征

定义MOS管电流增益为1时的工作频率为MOS管的特征频率[公式]。

数字电路：【公式】表征MOS管的开关速度

模拟电路：【公式】表征MOS管的工作频率

一般来说，工作频率会在1/5左右[公式]

[公式]

1.4.3 MOS管噪声模型

1、热噪声

原因：MMOS管有沟道电阻

热噪声可以用连接在漏极和源极之间的噪声电流源来表示

通道等效电阻[公式]

[公式]

1.10 噪声电流源

也可以用栅噪电压源表示

[公式]

1.11 噪声电压源

2、闪烁噪声

产生原因：晶面污染和晶体缺陷，栅氧化层和硅衬底的界面会出现很多悬空键，产生额外的能态。在这个界面，一些载体被随机捕获和释放。

闪烁噪声可以用与栅极串联的电压源来表示

[公式]

MOS管的总噪声可以表示为

[公式]

3、散粒噪声

原因：通过导体中给定表面的载流子数量发生变化

对于MOS晶体管，由于栅极电流非常微弱，散粒噪声几乎可以忽略不计

1.4.4 MOS管计算机仿真模型

1、 BSIM模型

2、 BSIM3v3 模型（在 Spice 工具中称为 Level 49 模型）